Chip Üretimi: Bakır

Tırnakların büyüklüğündeki yongalarda, on milyarlarca transistörün metal tellerle bir insan saçından bin kat daha ince bağlanması gerekir. İşlem 130NM düğümüne ulaştığında, geleneksel alüminyum ara bağlantıları artık yeterli değildir - ve bakır (Cu) tanıtımı nano ölçekli bir "metal devrimi" gibidir, bu da çip performansı ve enerji verimliliğinde nitel bir sıçrama yapar.

 

1. Neden Bakır? -Alüminyum ara bağlantısının üç büyük ikilemi

Alüminyum (AL), IBM'in 1997'de Chip üretimine bakır ilk kez tanıtmadan önce ara bağlantı alanına hükmetti, ancak Nano dönemi ölümcül kusurlarını ortaya çıkardı:

Karakteristik	al	Cu	Avantaj geliştirme
Direnç	2.65 μω · cm	1.68 μω · cm	% 37 azalır
Elektromigasyona karşı direnç	Başarısızlık Mevcut Yoğunluk<1 MA/cm²	>5 mA/cm²	5x iyileştirme
Termal genleşme katsayısı	23 ppm/ derece	17 ppm/ derece	Silikon substratlar için daha iyi eşleşme

Alüminyum rotası: 130 nm düğümde, alüminyum tel direnci RC gecikmesinin% 70'ini oluşturur ve çip frekansı 1 GHz'de sıkışır; > 10⁶ a/cm²'lik bir akım yoğunluğunda, alüminyum atomlar elektronlar ve teller tarafından "üflenir".

0040-09094 Oda 200mm

İi.Bakır Bağlantılarının Sırrı: Çift Şam süreci

Bakır doğrudan kazınamadı ve mühendisler Double Şam sürecini (Çift Şam) icat etti:

İşlem (örnek olarak 5 nm düğümü alın):

1. Dielektrik tabaka çentik:

Düşük K malzemesi üzerinde fotolitografi, tel olukları ve vias aşındırıcı);

2. Atom düzeyinde koruma:

2 nm tantal (TA) bariyer tabakasının (bakır difüzyon direnci) birikmesi; 1 nm rutenyum (Ru) tohum tabakasının (arttırılmış yapışma) birikmesi;

3. Süper doldurulmuş kaplama:

Aşağıdan yukarıya dolgu için bakır kaplama çözeltisine (CUSO₄ + katkı maddeleri) enerjilendirilmiş;

4. Kimyasal Mekanik Parlatma:

İki aşamalı parlatma: Önce bakır tabakasının taşlanması, ardından bariyer tabakasını parlatma, yüzey dalgalanması <0.3 nm.

Üçüncü, Cipslerde bakırın merkezi rolü

1. Küresel olarak birbirine bağlı "Galvanik Arterler"

High-layer thick copper wire (M8-M10 layer): thickness 1-3 μm, transmission clock/power signal (current>10 Ma); Tahıl> 1100 derecede tavlamadan 1 μm.

2. Yerel olarak birbirine bağlı "Nanoteller"

Düşük katmanlı bakır teller (M1-M3 katmanları): 10-20 nm hat genişliği, bitişik transistörlerin bağlanması; Kobalt kapsüllenmiş bakır teknolojisi elektromigasyonu engeller.

0200-27122 6 "kaide

3. üç boyutlu yığılmış "dikey asansörler"

Silicon Vias (TSV): 5 μm çapında ve 100 μm derinliğe sahip bakır sütunlar üst ve alt yongalara bağlanır; Stres çatlamasını önlemek için termal genişleme eşleştirme tasarımı.