Ön uç tasarımı ile çipin arka uç tasarımı arasındaki fark
May 15, 2025
Mesaj bırakın
Ön uç tasarım ve arka uç tasarımının temel tanımı
Ön uç tasarım: Bir devrede mantık işlevlerinin uygulanmasına odaklanır. Esasen, çipin "ne yapacak" ve "nasıl hesaplanacağı" dahil olmak üzere devreyi "kağıt üzerinde" tasarlamaktır.
Arka uç tasarım: Odak noktası fiziksel uygulama, yani ön uç tarafından tanımlanan devreyi nasıl "ineceği" ve silikon gofret üzerinde "yapılır".
Analoji anlayışı: bir ev inşa etme süreci
Ön uç tasarım, evin yapısını, fonksiyonel düzenini, devreyi, sıhhi tesisat yollarını vb. Tanımlamaktan sorumlu olan binanın plan tasarımcısı gibidir.
Arka uç tasarım daha çok planları fiziksel binalara dönüştürmekten ve evin güvenli, uyumlu ve kullanılabilir olmasını sağlamaktan sorumlu bir sivil ve inşaat mühendisi gibidir.
Ön uç tasarım: "soyut işlev" den "devre modeli"
Ön uç tasarımının görevi, soyut fonksiyonel gereksinimleri net, ulaşılabilir mantık devrelerine dönüştürmektir.
Temel içerik şunları içerir:
Spesifikasyon Formülasyonu: Müşteri ihtiyaçlarını anlayın ve Form Chip Spesifikasyonları.
Mimari Tasarımı ve Modül Bölümü: Fonksiyon blokları atayın, veri akışını formüle edin ve kontrol mantığını.
HDL Kodlama: Verilog/VHDL, mantık işlevini tanımlamak ve RTL kodunu oluşturmak için kullanılır.
Fonksiyonel Simülasyon: Tasarımın davranış düzeyinde doğrulama için özellikleri karşıladığını doğrulayın.
Mantık sentezi: RTL'yi kapı seviyesi netliklerine dönüştürün ve standart hücre kütüphanelerine dayanan devre netlifs oluşturun.
Resmi doğrulama ve zamanlama analizi: Sentez işleminde fonksiyonel bir sapma olmadığından emin olun ve mantıksal doğruluk ve zamanlama yakınsamasını doğrulayın.
Amaç: güvenilir, sentezlenebilir ve doğrulanabilir bir mantıksal netist oluşturmak.
0040-02544 Üst gövde, DPS Metal
Arka uç tasarım: "devre modeli" nden "sağlam uygulamaya" kadar
Arka uç tasarımının görevi, ön uç tarafından sağlanan kapı seviyesi netlistine göre fiziksel devrenin fiziksel düzenini uygulamaktır.
Temel içerik şunları içerir:
DFT Tasarımı: Test edilebilirliği artırmak için test yapılarını (örn. Tarama zincirleri) ekleyin.
Düzen Planlaması: Modülün yerini ve çipin yapısal düzenini düzenleyin.
Saat Ağacı Entegrasyonu (CTS): Senkronizasyonu sağlamak için saat sinyal dağılımını optimize eder.
Yer ve Rota (P&R): Bir düzen oluşturmak için çipin üzerine mantık kapıları ve kablolar yerleştirilir.
Parazitik ekstraksiyon ve zamanlama simülasyonu: Gecikme, kapasitans ve karışma gibi fiziksel faktörlerin sinyal üzerindeki etkisini düşünün.
Fiziksel Doğrulama (LVS, DRC): Tasarım mantığı ile devre düzeninin tutarlılığını doğrulayın ve işlem kurallarının karşılandığını kontrol edin.
Amaç: Fiziksel olarak üretilebilir, işlevsel olarak doğru bir GDSII dosyası oluşturun.
Ön uç ve arka uç bağlantılar
Ön uç ve arka uç iki aşamaya ait olsa da, yakından ilişkilidir ve birden fazla kavşağa sahiptirler:
Ön uç ve arka uç iki aşamaya ait olsa da, yakından ilişkilidir ve birden fazla kavşağa sahiptirler:
|
Proje |
Tanım |
|
Veri arayüzü |
Ön uç netlist, arka uç tasarımın başlangıç noktasıdır |
|
Tasarım Kısıtlamaları |
Ön uç sentezi sırasında tanımlanan zamanlama kısıtlamaları, arka uç yerleştirmeyi ve yönlendirmeyi doğrudan etkiler |
|
Sinerjiyi doğrulamak |
Simülasyon sonrası ön ucun fonksiyonel modeli ve arka uçtan çıkarılan parazitik bilgiler ile yapılır |
|
Yinelemeli geri bildirim |
Arka uç zamanlama ihlallerini veya güç bütünlüğü sorunlarını bulursa, mimariyi veya zamanlama politikasını ayarlamak için ön ucuna geri bildirim yapmanız gerekir. |
Özet: ayrım ve bağlantı indüksiyonu
|
Proje |
Ön uç tasarım |
Arka uç tasarım |
|
Nesne |
İşlev Tasarımı |
Fiziksel uygulama |
|
Giriş |
Spesifikasyon |
Kapı seviyesi netlifs |
|
Çıktı |
Ağ listesi |
GDSII |
|
Teknik Endişeler |
RTL tasarımı, simülasyon, zamanlama analizi |
Yer ve rota, güç bütünlüğü, fiziksel doğrulama |
|
Alet |
Verilog/vhdl, emülatörler, sentez araçları |
P&R Araçları, Saat Ağaçları, LVS/DRC Doğrulama |
|
Sırayla |
Mantıksal yapılar, kısıtlamalar |
Varlık uygulaması, geri bildirim optimizasyonu |
Soruşturma göndermek


