Chip Paket Tasarımında Kat Planı Değerlendirmesi Nasıl Anlanır?

Zemin planı değerlendirmesinin ana unsurları şunları içerir:

Fonksiyonel Modül Düzeni: En kısa sinyal iletim yolunu sağlamak ve ara bağlantı gecikmesini ve güç tüketimini azaltmak için her fonksiyonel birimin (örn. PMIC, SOC, RF, vb.) Göreli konumunu belirleyin.

G/Ç ve Güç Planlaması: Yüksek hızlı sinyal iletimi ve yüksek akım talepleri için sinyal bütünlüğünü ve güç bütünlüğünü optimize etmek için konum girişi ve çıkış pimleri ve güç ağları.

Termal Yönetim: Isı kaynaklarının çip içindeki dağılımını değerlendirin ve termal direnci azaltmak, sıcak noktalardan kaçınmak ve çipin termal performansını ve güvenilirliğini artırmak için rasyonel olarak düzenleyin.
‍

Üretim süreci uyarlanabilirliği: Tasarımın fizibilitesini sağlamak ve uygunsuz tasarımın neden olduğu üretim kusurlarından kaçınmak için minimum çizgi genişliği ve minimum aralık gibi üretim sürecinin sınırlamalarını göz önünde bulundurun.
‍

Paket uyumluluğu: Tasarımın BGA, WLCSP, vb.

Zemin planının değerlendirilmesi ve optimizasyonu yoluyla, çipin performansı etkili bir şekilde geliştirilebilir, güç tüketimi azaltılabilir, alan azaltılabilir ve üretim verimi geliştirilebilir. Bu işlem, EDA araçlarının yardımıyla genellikle simüle edilmiş ve valide edilen elektrik, termal ve mekanik faktörlerin bir kombinasyonunu gerektirir. Örneğin, gelişmiş bir ambalaj projesinde, 2.5D paket tasarımından sorumlu mühendislerin çipin zemin planını değerlendirmesi, çipin G/Ç ve güç düzenini planlaması ve RDL izlerinin yüksek hızlı sinyal iletimini ve yüksek akım gereksinimlerini karşılamak için pürüzsüz olduğundan emin olması gerekir. Aynı zamanda, sıcak noktalardan kaçınmak ve çipin termal performansını ve güvenilirliğini artırmak için termal yönetimin dikkate alınması gerekir. Buna ek olarak, tasarımın tasarımın fizibilitesini sağlamak ve uygunsuz tasarımın neden olduğu üretim kusurlarından kaçınmak için üretim sürecinin sınırlamalarına uyum sağlaması gerekir. Kat planı değerlendirmesi, çipin performansını, güvenilirliğini ve üretim maliyetini doğrudan etkileyen entegre devre paketi tasarımının kritik bir parçasıdır. Bilimsel değerlendirme ve optimizasyon yoluyla çip tasarımının optimal etkisi elde edilebilir.